(54) LC COMPOSITE COMPONENT

(11) 1-192106 (A)


(43) 2.8.1989

(21) Appl. No. 63-16514 (22) 27.1.1988 (71) MURATA MFG CO LTD (72) YUKIO SAKABE(1) (51) Int. Cl⁴. H01F15/00, H01G4/40, H01G4/42, H03H7/075

PURPOSE: To contrive reduction in mounting space and to suppress the generation of lead inductance by a method wherein a T-type LC circuit is constituted

by a pair of chip inductors and a chip sapacitor.

CONSTITUTION: A pair of chip inductors L, on which a conductor line is exposed to both ends, are opposingly provided on both ends of the exposed chip capacitor C on which an internal electrode 6 is exposed to both ends and another internal electrode 5 is exposed to the side face respectively. The opposing end faces of the chip capacitor and the chip inductor L are connected through the intermediary of a conductivity connected layer 8, an internal electrode 2 connected to the internal electrode 6 on one side is provided on the side face of the chip capacitor C, and at the same time, the external electrode 3 which is connected to one end of the conductive line is provided on the outer end part of each chip inductor L, and an LC composite component is constituted. The component constituting a T-type LC circuit can be brought into the state of chip of single component, and also as the chip inductor and the chip capacitor, which are component parts, are connected by a thin conductivity connecting layer, the composition of lead inductance can be made small.



(54) LC COMPOSITE COMPONENT

(11) 1-192107 (A)

(19) JP (43) 2.8.1989


(21) Appl. No. 63-16517 (22) 27.1.1988

(71) MURATA MFG CO LTD (72) HIROSHI MORII(3)

(51) Int. Cl*. H01F15/00,H01G4/40,H01G4/42,H03H7/075

PURPOSE: To contrive formation into the state of chip of the electronic component constituting an LC circuit by a method wherein a capacitor layer is pinched between a pair of inductor layers, they are integrally formed by lamination, an external electrode is provided at both ends and the intermediate part of the above-mentioned laminated body respectively, and the prescribed connecting work is conducted.

CONSTITUTION: On the inductor layers L1 and L2 constituted on the chip component of 3-layer structure having a capacitor layer C in a pinching manner between a pair of upper and lower inductor layers L1 and L1, a plurality of internal electrodes 6 and 7 are buried in magnetic bodies 4 and 5 respectively as a conductive line. On the capacitor layer C, a pair of internal electrodes 9 and 10 are buried opposing in vertical direction on a dielectric 8. Out of the two inductor layers L1 and L2, the outer edge 6a of the internal electrode 6 of the upper inductor layer L, is connected to the external electrode 1 on one side, and the outer edge 7a of the internal electrode 7 of the lower layer inductor layer L_2 is connected to the other external electrode 2 respectively, the inner end of the internal electrodes 6 and 7 of both inductor layers L, and L2 is connected to the internal electrode 10 on the lower side of the capacitor C, and the internal electrode 9 on the upper side of the capacitor layer C is connected to the external electrode 3 located in the middle pert respectively.



(54) MANUFACTURE OF CAPACITOR

(43) 2.8.1989 (19) JP (11) 1-192108 (A)

(21) Appl. No. 63-17666 (22) 27.1.1988

(71) MARCON ELECTRON CO LTD (72) HIROSHI SHIMADA

(51) Int. Cl⁴. H01G4/06,H01G13/00//H01G9/02

PURPOSE: To obtain the capacitor having excellent cumulative efficiency, a small leakage current, a small irregularity and high withstand voltage by a method wherein a single molecular film is accumulated after the metal foil, which becomes a substrate, has been electrolytic polished in advance.

CONSTITUTION: A sheet of aluminum foil is dipped into an electrolyte vertically, a current is applied to the aluminum container equipped with a cooling device as the cathode, and an electrolytic polishing work is conducted for a fixed period. Then, the electrolytic polished aluminum foil is used as a substrate, the prescribed number of layers of an arachidic acid cadmium single molecular film is accumulated, an opposing electrode is formed by vacuum-depositing gold on the top layer, and a capacitor is obtained. As the electrode foil which is used as a substrate, nickel, stainless steel and the like can be used besides aluminum.

⑩日本国特許庁(JP)

(1) 特許出願公開

® 公開特許公報(A) 平1-192107

®Int.Cl.⁴	識別配号	庁内整理番号	49公開	平成1年(1989)8月2日
H 01 F 15/00 H 01 G 4/40 4/42 H 03 H 7/075	3 2 1 3 4 1	D-7364-5E 7048-5E 6751-5E A-7328-5 J 審査請求	未請求	請求項の数 1 (全4頁)

図発明の名称 LC複合部品

②特 頭 昭63-16517

20出 顯 昭63(1988)1月27日

京都府長岡京市天神2丁目26番10号 株式会社村田製作所 博 史 森井 ⑫発 明者 京都府長岡京市天神2丁目26番10号 株式会社村田製作所 康 行 者 明 個発 京都府長岡京市天神2丁目26番10号 株式会社村田製作所 健 明者 ⑫発 京都府長岡京市天神2丁目26番10号 株式会社村田製作所 雄 行 @発 京都府長岡京市天神2丁目26番10号

⑪出 願 人 株式会社村田製作所

四代 理 人 弁理士 岡田 和秀

明細會

1、発明の名称

LC複合部品

2、特許請求の範囲

3、発明の詳細な説明

<産業上の利用分野>

本発明は、主として高周波回路のノイズスィルタとして用いるしC複合部品に関する。

<従来の技術>

<発明が解決しようとする問題点>

しかし、このような 3 遠子型のノイズフィルタは、回路器板上に起立した姿勢で取付けられるものであるために、器板上での実装スペースが大きくなり、昨今部呈のチップ化により小型化、薄型化、高密度実装化が進む状況にあっては、チップ化、小型化の要望に対応し得ないものであった。

本発明は、このようなLC回路を構成する電子

郡品のチップ化を図ることを目的とするものである。

<問題点を解決するための手段>

く作用>

---- ----- - -

> 上記機成によると、一対のインダクタ層とコン デンサ層とで、Tタイプのして回路が構成される。 そして、複層体両端の外部電極を信号ラインに接 続し、中間の外部電極をアースすると、信号ライ

9,10を上下に対向して埋殺して構成されている。

そして、前記両イングクタ層し、しょのうち、 上層のインダクタ層し、の内部電極6の外端6aが 一方の外部電極1に、また、下層のインダクタ層 しょの内部電極7の外端7aが他方の外部電極2に それぞれ接続され、かつ、両インダクタ層し、し 。の内部電極6.7の内端がコンデンサ層Cの下側 の内部電極9が中間の外部電極3に、それぞれ接 後されて、第7図に示す等価回路が構成されている。

次に各部の具体的な構成を詳細に説明する。

上層のインダクタ層し、は、第4図に示すように、上面に内部電腦 6 が印刷された複数枚の磁性体グリーンシート 4 a群の上下に、電極印刷を施していない複数枚の磁性体グリーンシート 4 b群と、スルーホール 1 1 が形成された複数枚の磁性体グリーンシート 4 c群とを積層した 6 のであって、内部電極 6 の外端 (左端) 6 aがグリーンシー

ンに2個のインダクタが介在するとともに、両イングクタの接続都でアースとの間に容量が得られ、 ノイズフィルタとして作用する。

く実施例>

以下、本発明を図面に示す真塩例に基づき詳細に説明する。

第1図に本発明に係る複合部品の鞣断側面が、 第2図にその一部を切欠いた外額が、第3図にそ の内部電極の構成が、また、第4図に分解状態が それぞれ示されている。

この複合配品は、上下一対のインダクタ層し、 し。の間にコンデンサ層 C を挟み持った三層構造 のチップ配品に構成されたものであって、左右両 端に信号ライン用の外部端子1、2 が備えられる とともに、左右中間の側面にアース側の外部端子 3、3 が備えられている。

インダクタ周し、L.L.は、 敢生体 4,5 の内部に 導体線路として複数の内部電極 6,7 をそれぞれ 埋設して構成されている。

コンヂンサ層では、誘選体8に一対の内部電極

ト 4 aの一端(左端)に露出されるとともに、各内 部 葉紙 6 の内端(右端)に、他の既性体グリーンシート 4 cのスルーホール 1 1 に接続されるスルーホール 1 2 が形成されている。

下種のインダクタ周し は、上層のインダクタ 周し は と上下及び左右に反転したものであって、 内部電極 7 が印刷された複数枚の磁性体グリーンシート 5 a群の上下に、スルーホール 1 3 が形印刷を施していない磁性体グリーンシート 5 c群とを積度して構成され、かつ、内部電極 7 の外増(右端) 7 aがグリーンシート 5 aの 他綱 (右端)には 出されるとともに、各内部電極 7 の内端 (左端)に、 他の群の磁性体グリーンシート 5 aの スルーホール 1 3 に接続されるスルーホール 1 4 が形成されている。

また、コンデンサ C 暦は、上層のインダクタ暦 し,のスルーホール! しに対応するスルーホール 15 が形成された誘電体グリーンシート 8 a と、 上層の内郎電極 9 およびスルーホール 1 6 が 形成 された誘電体グリーンシート 8 bと、スルーホール 1 7 のみが形成された誘電体グリーンシート 8 cと、下層の内部電極 1 0 が印刷形成された誘電体グリーンシート 8 dとを積層して構成されたものであって、上層の内部電極 9 の側端 9 a, 9 aが グリーンシート 8 bの側端に露出されるとともに、下層の内部電極 1 0 の両端にスルーホール 1 8 . 1 9 が連続状に形成されている。

以上のように構成された世性体グリーンシート4 a, 4 b, 4 c, 5 a, 5 b, 5 cと、誘電体グリーンシート8 a, 8 b, 8 c, 8 dとを上下に稜層して一体焼成するとともに、積層体の両端及び中間の側側に外部電極1,2,3を付設することで、第1回区の外部電極6群の外端6 aが一方の外部電極1に砂線を10に砂線

図、第2図はその一部切欠き外観図、第3図は内 部環構の構成を示す料視図、第4図は積層体の分解斜視図、第5図は別実施例の繰断側面図である。

第6図は従来例の正面図、第7図は等価回路である。

し.,し.···インダクタ層、 C ···コンデンサ層、 1 , 2 , 3 ···外部電極、 4 , 5 ··· 截性体、 6 , 7 ···内 部電極、 8 ···務電体、 9 , 1 0 ···内部電極。 3.19を介してコンデンサ Cの下層の内部電腦 1 点に接続されるとともに、内部電腦 7 群の外端 7 aが他方の外部電腦 2 に接続され、更に、コン デンサ層 Cの上層の内部電腦 9 の側端 9 a, 9 aが 中間部の外部電腦 3 に接続されるのである。

<別裏遊例>


第5図に示すように、コンデンサ層Cに内部選 医9、10を複数枚づつ対向埋設して容量を任意 に設定することができる。

<発明の効果>

以上のように本発明によれば、LC回路を構成 する部品をチップ化することができ、回路基板上 に実装スペース少なく、装着することが可能となっ

特に本発明においては、一対のインダクタ層およびびコンデンサ層の三層構造としているために、 実装面積を変えることなく、各種特性のLC複合 部品を構成することができる利点も備えている。 4、図面の簡単な説明

第1図は本発明に係るしC複合都品の縦断側面



第6日

7 図

